Bus et adressage




GIF-1001: Ordinateurs: Structure et Applications Jean-François Lalonde, Hiver 2018

# Aujourd'hui

- Mécanismes de fonctionnement:
  - bus et mémoires
  - adressage


### Bus: lecture et écriture d'une mémoire




- La mémoire a un signal de lecture qui lui dit de lire les données à l'adresse indiquée par le bus d'adresses, et de les placer sur le bus de données.
- La mémoire (RAM) a un signal d'écriture qui permet de prendre les données sur le bus de données, et de les écrire en mémoire à l'adresse indiquée par le bus d'adresses
- Le bus de contrôle permet de sélectionner l'opération effectuée

### Lecture vs écriture

Mettez-vous dans la peau du microprocesseur!




### Bus: lecture et écriture d'une mémoire




#### Questions:

- Comment lire des données stockées en mémoire RAM?
- Comment écrire des données en mémoire RAM?
- Combien d'adresses la mémoire a-t-elle?
- Quelle est la taille des mots dans la RAM?

## Carte de la mémoire («memory map»)




# Bus: adressage




- Questions:
  - Comment faire pour sélectionner la bonne mémoire?

Bus: décodeur d'adresses




 Solution: « emprunter » un bit (b<sub>7</sub>) et un décodeur d'adresses

## Bus: décodeur d'adresses



- Le décodeur d'adresses est un circuit logique qui sélectionne une sortie en fonction des entrées.
- Par exemple, le décodeur ci-haut possède une entrée «e<sub>0</sub>» et deux sorties « s<sub>0</sub> » et « s<sub>1</sub> ». La valeur des sorties est calculée comme suit:
  - Si  $e_0 = 0$  alors  $s_0 = 1$ ,  $s_1 = 0$
  - Si  $e_0 = 1$  alors  $s_0 = 0$ ,  $s_1 = 1$
- Ce genre de circuit est aussi connu sous le nom de démultiplexeur (demux)


Bus: décodeur d'adresses



#### Questions:

- Quelle est la taille maximale de RAM et ROM (en octets)?
- Aux yeux du CPU, quelle est l'adresse du premier emplacement mémoire en RAM? en ROM?
- Quelle est la carte de la mémoire (« memory map ») de ce système?

## Carte de la mémoire («memory map»)




### Entrée «enable»

- Un bus relie le CPU à plusieurs composantes
  - Plusieurs composantes sont donc branchées sur le même circuit.
- Question: comment faire pour qu'une seule composante puisse accéder au bus à la fois?
- Réponse:
  - chaque bloc mémoire possède un signal «enable» qui indique si elle est sélectionnée pour lecture ou écriture sur le bus de données
  - sinon, la composante ne communique pas avec le bus de données (elle est en «haute impédance»)

## Bus: adressage


- Un bus relie le CPU à plusieurs composantes
- Question: comment déterminer quelle composante devrait être activée?
- Réponse:
  - c'est le décodeur d'adresse qui détermine quelle composante est activée («enabled») selon l'adresse spécifiée sur le bus d'adresse
  - les autres composantes ne communiquent pas avec le bus de données (sont en «haute impédance»)

Bus: plusieurs périphériques




- Question:
  - Comment faire pour supporter plus que deux mémoires?

Bus: plusieurs périphériques



- Question:
  - une entrée, quatre sorties?

Bus: plusieurs périphériques



- Question:
  - quelle est la carte de la mémoire de ce système?

## Carte de la mémoire («memory map»)

0x00		
	RAM	
0x3F		
0x40		
	ROM	
0x7F		
0x80		
	Écran	
0xBF		
0xC0		
	Clavier	
0xFF	17	

## Entrées-sorties (périphériques)

- Les I/Os (Input-Output, entrées-sorties) servent d'interface avec l'usager, les périphériques et d'autres ordinateurs.
- Des lignes de contrôle existent pour gérer certains I/Os spécifiques.
- Les I/Os ne sont pas que passifs
  - Ils peuvent générer des interruptions pour signaler des évènements au microprocesseur (exemple: touche de clavier enfoncée)

# Entrées-sorties: adressage

- Deux façons principales pour déterminer les adresses des I/Os
- Memory-Mapped I/O (MMIO)
  - les I/Os sont gérés exactement comme la mémoire: pour accéder à un I/O, on lit ou écrit une adresse du système
  - nous explorerons cette organisation dans le TP1
- Port-Mapped I/O (PMIO)
  - les I/Os ont leurs propres adresses, séparées des adresses systèmes
  - on emploie des instructions spécifiques aux I/Os pour y accéder
  - ex: x86

## Démonstration: TP1

